Tag Archives: TSMC A16

台積電:AI 主導未來半導體市場,A16 製程+12 個 HBM4 設計 2027 年推出

作者 |發布日期 2024 年 09 月 04 日 14:40 | 分類 AI 人工智慧 , 公司治理 , 半導體

台積電營運及先進封裝技術暨服務副總經理何軍表示,3DIC 是達成 AI 晶片記憶體與邏輯晶片整合的重要方式。就目前採八個小晶片整合的 2.5D CoWoS 先進封裝來說,採 A16 先進製程,加上 12 個 HBM4 高頻寬記憶體,2027 年推出。

繼續閱讀..

OpenAI 自研晶片相中台積電埃米級 A16 製程,強化 Sora 影片生成

作者 |發布日期 2024 年 09 月 03 日 11:26 | 分類 AI 人工智慧 , 半導體 , 數位內容

台積電今年年度技術論壇北美場發表埃米級(Angstrom)A16 製程,預計 2026 年量產,不僅吸引蘋果預訂產能,更傳出掀起全球 AI 浪潮的 OpenAI 也在開發相同技術的自研晶片,可望加入 A16 製程的行列,藉此強化 Sora 的影片生成能力。

繼續閱讀..

台積技術亮點總整理!一次掌握 Hybrid bonding、CFET、矽光子新進展

作者 |發布日期 2024 年 05 月 24 日 14:01 | 分類 半導體 , 封裝測試 , 晶圓

台積電 23 日舉辦技術論壇,台積電業務開發資深副總裁張曉強分享台積電目前最新技術,包括先進邏輯製程技術、先進封裝、未來電晶體架構 CFET,及矽光子或最新解決方案等。本報也簡單整理論壇重點,讓讀者一次了解台積電最新進度。 繼續閱讀..

台積電、英特爾、三星背後供電技術比一比,力拚先進製程市場

作者 |發布日期 2024 年 05 月 08 日 11:30 | 分類 IC 設計 , 半導體 , 封裝測試

隨著摩爾定律的演進,電晶體越來越小,密度越來越高,堆疊層數也越來越多,可能需要穿過 10~20 層堆疊才能為下方電晶體提供電源和數據訊號,這導致互連線和電源線共存的線路層變成了一個越來越混亂的網路。同時,電子在向下傳輸的過程中,會出現 IR 壓降現象,導致電力損失產生。

繼續閱讀..

台積電超級電軌背後供電技術比英特爾技術更複雜,可提高晶片效能

作者 |發布日期 2024 年 05 月 06 日 9:15 | 分類 IC 設計 , 半導體 , 財經

晶圓代工龍頭台積電北美技術論壇發表 A16 節點製程,除了容納更多電晶體,提升運算效能,更降低能耗。更令人關切的,在 A16 晶片導入結合超級電軌 (Super PowerRail) 架構與奈米片電晶體,帶動運算速度更快、更有效率的資料中心處理器發展。

繼續閱讀..

埃米世代三雄拚王座,台積電 A16 力抗英特爾 Intel 14A 與三星 SF1.4

作者 |發布日期 2024 年 04 月 26 日 11:10 | 分類 半導體 , 晶圓 , 晶片

台積電 25 日清晨年度技術論壇北美場發表埃米級 A16 先進製程,2026 年量產,不僅較競爭對手英特爾 Intel 14A,以及三星 SF14 都是 2027 年量產早,且台積電強調 A16 還不需用到 High-NA EUV,成本更具競爭力,市場樂觀看待台積電進入埃米時代第一戰有豐碩戰果。

繼續閱讀..