【半導體科普】封裝,IC 晶片的最終防護與統整

作者 | 發布日期 2015 年 08 月 08 日 12:00 | 分類 晶片 , 精選 , 零組件 follow us in feedly

經過漫長的流程,從設計到製造,終於獲得一顆 IC 晶片了。然而一顆晶片相當小且薄,如果不在外施加保護,會被輕易的刮傷損壞。此外,因為晶片的尺寸微小,如果不用一個較大尺寸的外殼,將不易以人工安置在電路板上。因此,本文接下來要針對封裝加以描述介紹。



目前常見的封裝有兩種,一種是電動玩具內常見的,黑色長得像蜈蚣的 DIP 封裝,另一為購買盒裝 CPU 時常見的 BGA 封裝。至於其他的封裝法,還有早期 CPU 使用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封裝)等。因為有太多種封裝法,以下將對 DIP 以及 BGA 封裝做介紹。

 

傳統封裝,歷久不衰

首先要介紹的是雙排直立式封裝(Dual Inline Package;DIP),從下圖可以看到採用此封裝的 IC 晶片在雙排接腳下,看起來會像條黑色蜈蚣,讓人印象深刻,此封裝法為最早採用的 IC 封裝技術,具有成本低廉的優勢,適合小型且不需接太多線的晶片。但是,因為大多採用的是塑料,散熱效果較差,無法滿足現行高速晶片的要求。因此,使用此封裝的,大多是歷久不衰的晶片,如下圖中的 OP741,或是對運作速度沒那麼要求且晶片較小、接孔較少的 IC 晶片。

新聞稿

▲ 左圖的 IC 晶片為 OP741,是常見的電壓放大器。右圖為它的剖面圖,這個封裝是以金線將晶片接到金屬接腳(Leadframe)。(Source :左圖 Wikipedia、右圖 Wikipedia

至於球格陣列(Ball Grid Array,BGA)封裝,和 DIP 相比封裝體積較小,可輕易的放入體積較小的裝置中。此外,因為接腳位在晶片下方,和 DIP 相比,可容納更多的金屬接腳,

相當適合需要較多接點的晶片。然而,採用這種封裝法成本較高且連接的方法較複雜,因此大多用在高單價的產品上。

X86 CPU

 ▲ 左圖為採用 BGA 封裝的晶片。右圖為使用覆晶封裝的 BGA 示意圖。(Source: 左圖 Wikipedia

 

行動裝置興起,新技術躍上舞台

然而,使用以上這些封裝法,會耗費掉相當大的體積。像現在的行動裝置、穿戴裝置等,需要相當多種元件,如果各個元件都獨立封裝,組合起來將耗費非常大的空間,因此目前有兩種方法,可滿足縮小體積的要求,分別為 SoC(System On Chip)以及 SiP(System In Packet)。

在智慧型手機剛興起時,在各大財經雜誌上皆可發現 SoC 這個名詞,然而 SoC 究竟是什麼東西?簡單來說,就是將原本不同功能的 IC,整合在一顆晶片中。藉由這個方法,不單可以縮小體積,還可以縮小不同 IC 間的距離,提升晶片的計算速度。至於製作方法,便是在 IC 設計階段時,將各個不同的 IC 放在一起,再透過先前介紹的設計流程,製作成一張光罩。

然而,SoC 並非只有優點,要設計一顆 SoC 需要相當多的技術配合。IC 晶片各自封裝時,各有封裝外部保護,且 IC 與 IC 間的距離較遠,比較不會發生交互干擾的情形。但是,當將所有 IC 都包裝在一起時,就是噩夢的開始。IC 設計廠要從原先的單純設計 IC,變成瞭解並整合各個功能的 IC,增加工程師的工作量。此外,也會遇到很多的狀況,像是通訊晶片的高頻訊號可能會影響其他功能的 IC 等情形。

此外,SoC 還需要獲得其他廠商的 IP(intellectual property)授權,才能將別人設計好的元件放到 SoC 中。因為製作 SoC 需要獲得整顆 IC 的設計細節,才能做成完整的光罩,這同時也增加了 SoC 的設計成本。或許會有人質疑何不自己設計一顆就好了呢?因為設計各種 IC 需要大量和該 IC 相關的知識,只有像 Apple 這樣多金的企業,才有預算能從各知名企業挖角頂尖工程師,以設計一顆全新的 IC,透過合作授權還是比自行研發划算多了。

 

折衷方案,SiP 現身

作為替代方案,SiP 躍上整合晶片的舞台。和 SoC 不同,它是購買各家的 IC,在最後一次封裝這些 IC,如此便少了 IP 授權這一步,大幅減少設計成本。此外,因為它們是各自獨立的 IC,彼此的干擾程度大幅下降。

Apple Watch SiP

▲ Apple Watch 採用 SiP 技術將整個電腦架構封裝成一顆晶片,不單滿足期望的效能還縮小體積,讓手錶有更多的空間放電池。(Source:Apple 官網

採用 SiP 技術的產品,最著名的非 Apple Watch 莫屬。因為 Watch 的內部空間太小,它無法採用傳統的技術,SoC 的設計成本又太高,SiP 成了首要之選。藉由 SiP 技術,不單可縮小體積,還可拉近各個 IC 間的距離,成為可行的折衷方案。下圖便是 Apple Watch 晶片的結構圖,可以看到相當多的 IC 包含在其中。

Apple Watch SiP S1

▲ Apple Watch 中採用 SiP 封裝的 S1 晶片內部配置圖。(Source:chipworks

完成封裝後,便要進入測試的階段,在這個階段便要確認封裝完的 IC 是否有正常的運作,正確無誤之後便可出貨給組裝廠,做成我們所見的電子產品。至此,半導體產業便完成了整個生產的任務。

(首圖來源:Flickr/Luke Jones CC BY 2.0)

延伸閱讀:

關鍵字: , , , , , , ,

發表迴響