Tag Archives: Cadence

【一圖看懂晶片發展】30 年來半導體應用獨白

作者 |發布日期 2018 年 11 月 13 日 14:12 |
分類 晶片 , 軟體、系統

竹科的誕生迎來了台灣半導體產業的興起,30 個年頭造就了台灣在晶片設計開發、生產製造的輝煌成就。在自駕車、AI人工智慧及各種先進科技技術蓬勃發展的今日,晶片產業不斷精進,成為科技發展的火車頭,Cadence在這 30 年來也從未缺席,本文帶您一窺台灣半導體與 Cadence 在台灣 30 年來的發展與歷程。

繼續閱讀..

Cadence 走過三十年歲月,導入機器學習協助工程師晶片設計工作

作者 |發布日期 2018 年 08 月 15 日 14:09 |
分類 晶片

講起 Cadence 可以只有半導體業界的人比較熟悉,負責提供 IC 設計所需要的 EDA 軟體。台灣的新竹科學園區不少廠商是 Cadence 的客戶,Cadence 30 週年的時候選擇新竹舉行大會,可是相當適合,CDN Live 大會請來 Cadence 大頭資深副總裁 Tom Beckley來演講,有超過 1,000 人參與。 繼續閱讀..

三星攜手 ARM 優化 7 奈米及 5 奈米製程晶片,瞄準台積電而來

作者 |發布日期 2018 年 07 月 05 日 17:45 |
分類 國際貿易 , 晶片 , 處理器

雖然 2018 年包括台積電、三星、格羅方德都要導入 7 奈米製程技術。其中,三星為了追趕台積電,還在首代的 7 奈米(LPP)製程中導入 EUV 技術。不過,台積電也非省油的燈,除了積極布局 7 奈米製程技術之外,2018 年初也已經宣布在南科啟動 5 奈米建廠計畫,正式投入 5 奈米製程的研發。因此,三星為了能縮減與台積電的差距,5 日正式宣布攜手矽智財權大廠安謀(ARM),雙方協議將進一步優化 7 奈米及 5 奈米製程晶片。

繼續閱讀..

首款可運作的 DDR5,Cadence、美光、台積電聯手完成 4,400MT/s 速度測試樣品

作者 |發布日期 2018 年 05 月 09 日 8:30 |
分類 記憶體 , 零組件

即便 DDR5 預計在今年夏天,才會由 JEDEC 公布最後正式規範,但是相關廠商早已等不及,利用接近完工的草案版本進行設計量產測試。著名的電子設計自動化公司 Cadence 與 Micron 合作測試第一款可實際運作的 DDR5 控制器與記憶體顆粒,並使用台積電 7 奈米製程製造。 繼續閱讀..

瑞昱半導體經 Cadence 助力,成功開發數位電視 SoC 解決方案

作者 |發布日期 2018 年 05 月 04 日 16:14 |
分類 市場動態 , 晶片

全球電子設計創新領導廠商益華電腦 (Cadence Design Systems, Inc.) 宣佈瑞昱半導體股份有限公司於其 28nm 數位電視 (DTV) 系統單晶片 (SoC) 設計定案採用 Cadence® Innovus™ 設計實現系統,可縮小面積並改善功耗。除了結果品質 (QoR) 改善外, Cadence Innovus 更可容納更大容量SoC晶片,減少大容量SoC晶片在設計時的分割區塊及複雜度。

相較先前解決方案, Innovus 於 28nm SoC 設計提高生產力與品質

由於瑞昱需要在緊迫市場期限內做出更多功能且更複雜的數位電視系統單晶片,同時還要達成功耗面積的積極目標,採用 Innovus 是能夠適切符合瑞昱要求的解決方案。瑞昱過去使用 Cadence 平面規劃解決方案已有數年經驗,因此改用 Innovus 設計實現系統設計,不但介面輕鬆就能學習上手,可在同樣的設計時間內處理比較大的分割區塊,減低設計團隊的人力資源,提高產能。

瑞昱半導體股份有限公司副總經理暨發言人黃依瑋表示:「隨著我們的 SoC 設計整合越多功能,整體 SoC 晶片也持續變大,需要更高生產力的設計工具。Cadence Innovus 設計實現系統讓我們能夠以同樣設計時間及人力資源下處理比較大的分割區塊,同時改善 QoR,藉此加速設計收斂並做出更具競爭力的產品。」

Innovus 設計實現系統是一套大規模平行實體設計系統,能夠幫助工程師提高設計品質,達成具競爭力的功耗、性能與面積 (PPA) 目標,同時加速上市時程。此系統所隸屬的 Cadence 數位設計平台支援公司整體系統設計實現策略,協助系統及半導體公司以更高效率打造完整且具差異性的終端產品。

台積電 7 奈米將於 2018 年聯合客戶推出首款加速器專屬測試晶片

作者 |發布日期 2017 年 09 月 11 日 18:09 |
分類 國際貿易 , 晶片 , 處理器

晶圓代工龍頭台積電 7 奈米製程再邁進一步,11 日宣布,與旗下客戶包括 Xilinx(賽靈思)、ARM(安謀國際)、Cadence Design Systems(益華電腦)等公司聯手打造全球首款加速器專屬快取互連一致性測試晶片(Cache Coherent Interconnect for Accelerators,CCIX)。該測試晶片旨在提供概念驗證的矽晶片,展現 CCIX 的各項功能,證明多核心高效能 ARM CPU 能透過互連架構和晶片外的 FPGA 加速器同步運作。該晶片將採用台積電 7 奈米 FiNFET 製程技術,將於 2018 年正式量產。

繼續閱讀..

LPDDR4 才剛熱身完畢,LPDDR5 就已準備上場

作者 |發布日期 2015 年 10 月 16 日 9:55 |
分類 晶片 , 零組件

在英特爾 Skylake 處理器平台釋出後,DDR4 記憶體規格將可望成為市場主流,不過對於行動裝置來說,由於更注重功率的消耗,早就先後引進了 LPDDR4。不過技術演進的腳步可不會停下來,Cadence Design Systems, Inc. 近日就對外宣布了全球第一款 LPDDR5 行動記憶體「Cadence Memory Model」即將上場。 繼續閱讀..