黏合萬種晶片的「萬能膠 UCIe」,是摩爾定律的續命丹嗎?

作者 | 發布日期 2022 年 04 月 11 日 8:30 | 分類 封裝測試 , 晶片 , 零組件 line share follow us in feedly line share
黏合萬種晶片的「萬能膠 UCIe」,是摩爾定律的續命丹嗎?


「拼接」晶片似乎成了晶片界新「時尚」。

蘋果3月春季新品發表會推出兩塊M1 Max晶片「黏成」的M1 Ultra,號稱性能超越英特爾頂級CPU i9 12900K和GPU性能天花板NVIDIA RTX3090。NVIDIA也在3月GTC公布兩塊CPU「黏成」的Grace CPU超級晶片,估計性能是未發表第五代頂級CPU的2~3倍。

更早前,AMD EPYC系列CPU也用到「黏合」技,讓晶片設計成本減少一半。自家晶片黏合已不成問題,能否從全球市場挑出性能最好的晶片結合,創造更強大的晶片?

幾週前,可讓晶片互連的「萬能膠」出現了,英特爾、AMD、台積電等公司聯合成立小晶片互連產業聯盟,建立UCIe 1.0(Universal Chiplet Interconnect Express)標準。如果將同家晶片公司的互連法(如NVIDIA NVlink)視為只能黏合一種材質且功能單一的膠水,那UCIe標準意味著能做到各種晶片互連的晶片萬能膠雛形。

晶片萬能膠,是否有足夠能力取代不斷微縮的電晶體,成為摩爾定律的「續命丹」?

「膠水」晶片時代的真起點

膠水晶片發展有段時間,但一直各自為政,由於沒有統一介面標準,膠水晶片生態難建,大公司止步不前,小公司也不敢邁出第一步。

長期摩爾定律演進視為晶片性能提升的主要途徑。經歷40多年發展,構成晶片的電晶體幾乎要縮小到原子等級,不僅面臨難以突破的物理極限問題,製程升級的投入產出比也大幅下降,業界開始找尋新法提升產品性能,如改變封裝法提升電晶體密度。提出摩爾定律的戈登本人也意識到封裝的重要性,論文寫道:「事實證明用較小功能模組構建大型系統可能更經濟,這些功能模組將分別封裝互連。」

簡單講,就是將生產好的晶片整合至一個封裝,減少產品開發時間和成本。這些晶片模組能是不同製程,最終透過裸片對裸片連接,這類用膠水將晶片連起來組成的模型,業界稱為Chiplet(小晶片)模型。

多年來AMD、英特爾、台積電、Marvell等公司都推出類似小晶片的設計,如英特爾採用稱為Foveros的小晶片方法,推出3D封裝CPU平台,將一個10奈米處理器核心和4個22奈米處理器核心封裝整合;台積電也在開發系統整合單晶片(System-on-Integrated-Chips,SoIC)技術。

裸片對裸片互連至關重要,每裸片都含有物理介面的IP模組,公共介面能讓兩個裸片互連。Chiplet初期探索時,許多公司開發有專有介面的互連,讓自家晶片模型互連。

由於Chiplet最終目標是於內部或多晶片供應商獲得優質且可互操作的晶片模組,因此Chiplet能否往前發展,取決於業界能否出現將不同晶片模型連起來的標準介面,也就是將各種晶片模組黏起來的晶片「萬能膠」。

今年3月初,萬能膠UCIe終於出現,晶片膠水時代迎接新起點。

「每個行業開放標準出現都會引發爆發,遵循這產業發展規律,UCIe對Chiplet的發展意義重大,是Chiplet時代到來的重要標誌。」半導體設備公司華封科技創始人王宏波表示。

「Chiplet推廣多年,一直在宣傳,但一直沒有產業化,很大原因就是在等待標準建立。如果選擇錯誤標準,就得不到市場認可,白白浪費精力。」芯原股份創始人、董事長兼總裁戴偉民說。

不過UCIe確立前,已有各種介面類型,「萬能膠」出現是否意味曾在Chiplet領域探索過的晶片公司努力都白費了?

王宏波認為, Chiplet只是透過先進封裝將不同晶片模組連起來。「Chiplet發展初期,各家都會根據產品需求獨立研發,先各自在某些方面取得技術突破後,再匯聚成業界標準,這是正常發展過程。」

晶方科技副總經理劉宏鈞認為,UCIe標準建立一定會用到部分已定義的協議、熟悉的協議,但也有一些新標準和封裝整合需重新定義,以有更佳互操作性。「UCIe並不是推翻之前的努力,而是將小晶片互連技術標準化。」

要理解UCIe對Chiplet時代即將產生的積極作用,可與PCIe類比,協議層甚至可將UCIe理解為PCIe在縮微互連結構的延伸。

「之前的PCIe解決了電腦系統與周邊設備的數據傳輸問題,UCIe解決的是小晶片之間封裝片上獨立模組與模組之間的數據傳輸問題,如果沒有統一的電氣信號標準,就不會形成多家企業共同完成系統整合的生態合作,如果沒有合作,入局Chiplet的單個企業就很難完成行業發展所需的生態建設。」劉宏鈞說到。

王宏波也表達了同樣的觀點,「PC時代,英特爾主導建立的x86體系就有一系列標準,例如:PCIe標準,可讓其他家產品與英特爾的CPU分工合作,x86體系的一系列標準,構建了整個PC時代的硬體體系,到了Chiplet時代,其實是將PC時代建立生態體系的邏輯縮小復刻到晶片中,Chiplet作為一個晶片組合,也需要靠UCIe標準將不同公司的晶片設計方便組合在一個晶片中,透過這種方式建立生態並推動整個行業向前發展。」

不過, PCIe經歷了十多年的發展才成為主流,UCIe 1.0的出現只是Chiplet時代真正到來的起點,距離Chiplet真正成為主流也還有一段路要走。即便是強大如英特爾,也需要花費大量的時間和精力才能實現量產。

製程實現成第一難,工程費用無人願承擔

「事實上Chiplet的發展,最大的難度不是在協議制定上,而是在產品定義以及製造環節,統一協議和標準是為了降低研發成本和加快市場應用。」創享投資的投資總監劉凌韜表示。

劉宏鈞持同樣觀點,他認為雖然UCIe統一標準的建立為產業界指明了方向,但在具體物理層指標帶來的製程能力要求和大規模製造環節仍然有不少挑戰,例如封裝體中多層材料的堆疊,從矽之間的堆疊到矽、有機材料、金屬等多種材料。

「將這些材料連接起來需要細小的引線和線寬,複雜度高,良率受製程影響大,成本也會很高。」劉宏鈞說到。

以英特爾的EMIB為例,從英特爾所發布的公開論文中可以發現,EMIB在製程實現上面臨不少難題,需要進行材料和製程的開發,其矽橋的設計工作需要由懂材料、懂封裝、懂製程和懂信號完整性的資深工程師們共同實現。

另外,晶圓製造材料、設備都需要進行改進,其時間和成本是除蘋果、英特爾等龍頭晶片公司之外無法承受的。

不僅如此,即便是有了UCIe這晶片萬能膠,「Chiplet在哪裡」的問題也難以解決。

「UCIe之後,Chiplet面臨的是Chiplet供應商和應用商誰先邁出第一步的問題。這也是一個『雞與蛋』的問題。Chiplet供應商較關心的是Chiplet一次性工程費用(NRE)該由誰來承擔,而應用商則擔心是否有足夠豐富的Chiplet可以應用,以及Chiplet產品的性價比何時能最先驗證。」戴偉民說到。

正因如此,即便是有了UCIe這一標準,大家也容易停留在觀望階段,都在等待第一個吃螃蟹的人出現。 「芯原正在與有意使用Chiplet的企業積極溝通,並嘗試探索向潛在客戶『眾籌』Chiplet的方案,有望盡快打破僵局。」戴偉民補充道。

續命摩爾定律,萬能膠晶片不萬能

拋開製程難題,晶片萬能膠普及的關鍵在於能否延續摩爾定律,給晶片公司更大價值。

從產業鏈角度,一方面,Chiplet作為半導體產業的技術趨勢,需要各家晶片公司都在自己的位置上做最擅長的工作,藉由分工協作減少Chiplet晶片與市場需求匹配的時間和周期,因此晶片公司之間的連接會更加緊密,另一方面,晶片萬能膠似乎正在改寫晶片公司或晶片產品的評價體系或維度。

「一直以來,最先進的前端晶圓製程節點往往是晶片最佳性能的象徵,最先進的製程節點往往引領晶片性能發展的潮流。但到了Chiplet時代,單個先進製程節點的競爭力有可能被多晶片異構系統整合取代,異構整合能力逐漸成為評價一家晶片設計或製造公司的新標準」,劉宏鈞說。

「也正因如此,英特爾主導參與了UCIe標準的建立,以期構建一個圍繞Chiplet技術的生態圈,對其IDM 2.0戰略升級而言至關重要。」

值得一提的是,當先進製程對晶片性能提升的重要性程度被削弱時,對於在晶圓製造領域並不領先的中國晶片產業的發展有利,尤其是中國在先進封測領域位居世界前列,Chiplet時代有望佔據一定優勢。

「相比先進製造,在先進封裝上,中國與國際先進水準的差距並不大,Chiplet的出現對中國晶片產業的發展有利。」戴偉民說道。

從成本優勢來看,儘管AMD、英特爾已經證明了多晶片架構具有一定的經濟性,但實際上,與微縮電晶體相比,晶片萬能膠並不是在任何時候都能帶來最大的成本優勢。

清華大學交叉院博士研究生馮寅瀟和清華大學交叉院助理教授馬愷聲發表了一篇有關Chiplet成本計算的論文,透過建立Chiplet精算師的成本模型對多晶片整合系統的成本效益進行精準評估。

結果發現,現階段的Chiplets方案只有在800平方毫米的大晶片上才真正有收益,且製程越先進,收益效果越明顯。對於5nm晶片系統,當產量達到2千萬時,多晶片架構才開始帶來回報。

戴偉民也表示,不是所有晶片都適合用Chiplet的方式,不要為了拆分而拆分,不少情況下單顆整合的系統晶片(SoC),如基於FD-SOI製程整合射頻無線連接功能的物聯網系統晶片,更有價值。

「平板電腦應用處理器,自動駕駛處理器,資料中心應用處理器將是Chiplet率先落地的三個領域。也是解決Chiplet『雞與蛋』問題的原動力。」

也就是說,雖然Chiplet有能力延續摩爾定律,但對於絕大多數非先進的晶片公司而言,是沒有必要早早就為晶片萬能膠買單。因此也就能夠理解,為何UCIe產業聯盟是由幾家晶片巨頭攜手共建的了。

但不可否認的是,性能、功耗和面積的升級依然是晶片界向前發展的目標,隨著越來越多的終端產品開始用得起更加先進的製程時,晶片萬能膠主流時代就不會再遙遠。

會有那麼一天,但晶片萬能膠的複用能力達到一定水準時,就有能力完全戰勝電晶體整合了。

(本文由 雷鋒網 授權轉載;首圖來源:英特爾

延伸閱讀: