半導體埃米時代生產利器,imec 展示最新 High-NA EUV 技術進展

作者 | 發布日期 2022 年 04 月 27 日 10:40 | 分類 IC 設計 , 晶圓 , 晶片 Telegram share ! follow us in feedly


全球半導體技術研究重鎮的比利時微電子研究中心(imec),日前國際光學工程學會(SPIE)先進曝光微影成形技術會議,展示 High-NA(高數值孔徑)曝光技術的大進展,含顯影與蝕刻製程的開發、新興光阻劑與塗料測試、量測與光罩技術最佳化等。因 imec 與台積電、英特爾等國際大廠密切合作,業界預期先進製程 2025 年後進入埃米(angstorm)時代,High-NA 曝光技術將是關鍵。

Imec 指出,High-NA 曝光技術是延續摩爾定律的關鍵,推動 2 奈米以下製程電晶體微縮。Imec 致力打造 High-NA 曝光生態系統,持續籌備與極紫外光(EUV)曝光設備製造商艾司摩爾(ASML)共同成立 High-NA 實驗室,成為全球首部 0.55 High-NA EUV 曝光設備原型機的開發地點。

Imec 執行長 Luc Van den hove 強調,imec 與 ASML 合作開發 High-NA 曝光技術,使 ASML 正在發展首部 0.55 High-NA EUV 曝光設備-EXE:5000 系統的原型機。EXE:5000 系統與現有 EUV 系統相比,High-NA EUV 曝光設備能減少曝光顯影次數,達成 2 奈米以下製程邏輯晶片關鍵特徵圖案化。

為了建立首部 High-NA EUV 原型系統,imec 持續提升 0.33 NA EUV 曝光技術投影解析度,藉此預測光阻劑塗層薄化後成像表現,以達成微縮線寬、導線間距、接點的精密圖案轉移。imec 也攜手材料供應商一同展示新興光阻劑與塗料的測試結果,High-NA 製程成功達到優異成像品質。另外,也提出新製程專用的顯影與蝕刻解決方案,以減少曝光圖案的缺陷與隨機損壞。

至於,針對 22 奈米導線間距或線寬的曝光微影應用,imec 已模擬 EUV 光罩缺陷的影響,包含多層光罩結構的側壁波紋缺陷,以及光吸收層的線邊緣粗糙現象。Imec 先進曝光技術研究計畫負責 人 Kurt Ronse 表示,研究成果讓業界了解 High-NA EUV 曝光製程所需的光罩規格。透過與 ASML 和材料供應商合作,imec 將負責定義圖案結構的光罩吸收層開發的新興材料與架構。

(首圖來源:imec)