南韓三星去年 6 月底量產第一代 3 奈米 GAA (SF3E) 製程,是三星首次採用全新 GAA (Gate-All-Around) 架構電晶體技術,打破 FinFET 性能限制,降低工作電壓提高能耗比,增加驅動電流提升晶片性能。外媒報導,三星將介紹第二代 3 奈米製程,效能較第一代 3 奈米製程再最佳化。11 日為台積電技術論壇台北場開始,三星此時宣布頗有較勁意味。
VLSI 技術和電路研討會於 6 月 11~16 日在日本京都舉行,三星預告介紹 SF3 (3GAP) 第二代 3 奈米製程,將使用第二代 MBCFET 架構,第一代 3 奈米 GAA (SF3E) 基礎上再最佳化。
與 4 奈米低功耗製程技術 (SF4) 相較,第二代 3 奈米製程技術相同功率和電晶體數量下,運算效能提高 22%,相同頻率和複雜性下功耗降低 34%,晶片面積縮小 21%。三星並未將 SF3 與 SF3E 比較,也沒有 SRAM 和模擬電路縮放資料。
與傳統 FinFET 相較,GAA 優點之一是洩漏電流減少。通道厚度可調整,以提高性能或降低功耗。第二代 3 奈米製程提供更大設計靈活性,使用不同寬度 MBCFET,有機會 2024 年與台積電先進製程競爭。
三星旗下設備解決方案部門總裁慶桂顯 (Kye hyun Kyung) 受訪時坦承,半導體製程落後台積電,但三星更早採用 GAA 電晶體技術是優勢,5 年內可超車台積電。三星也還在改進 4 奈米製程,目標是透過 SF4P (4LPP+) 縮小與對手的差距,下半年量產。三星還計劃推出高性能 CPU 和 GPU 的 SF4X (4HPC)。但幾乎同時間台積電會推出 N3P 增強型 3 奈米製程,究竟誰能勝出還未知。
(首圖來源:三星)