先進封裝大戰開打！三星 2024 年推 3D AI 晶片封裝「SAINT」

隨著半導體元件微縮製程逼近物理極限，允許將多個元件合併封裝成為單一電子元件，進而提升半導體效能的先進封裝技術便成為全新兵家必爭之地。對此，台積電（TSMC）、三星（Samsung）和英特爾（Intel）等製造大廠展開了激烈的競爭。率先推出 3Dfabric 先進封裝平台的台積電取得絕對領先的地位。為了迎頭趕上，三星計劃明年推出「SAINT」先進 3D 晶片封裝技術。

ChatGPT 等生成式 AI 應用帶動，市場殷切需要能快速處理大量資料的半導體，先進封裝技術因此迅速發展。調研機構 Yole Intelligence 資料顯示，全球先進晶片封裝市場從 2022 年 443 億美元成長到 2027 年 660 億美元。660 億美元，3D 封裝預計將占約 25%（亦即 150 億美元市場規模），如此驚人數字，自然帶動立體封裝發展盛況。

「SANIT」品牌將推出 SAINT S、SAINT D 及 SAINT L 三種技術

三星 2021 年推出 2.5D 封裝技術「H-Cube」後，便一直加速晶片封裝技術的開發，4 月表示提供封裝統包服務（package turnkey service），處理從晶片生產到封測整個過程。

業界先進封裝主流是 2.5D 封裝，全球第一代晶圓代工廠台積電憑有十年歷史的 2.5D 封裝，持續在全球 2.5D 到 3D 先進封裝市場占據領先地位。身為全球第二大晶圓代工廠的三星無法坐視長期落後局面，計劃推出 3D 封裝技術 SAINT（Samsung Advanced Interconnection Technology，三星先進互連技術），能以更小尺寸的封裝，將 AI 晶片等高性能晶片記憶體和處理器整合。

知情人士 12 日表示，三星計劃「SANIT」品牌推出三種技術：垂直堆疊 SRAM 和 CPU 的「SAINT S」、CPU、GPU 等處理器和 DRAM 記憶體垂直封裝的「SAINT D」、應用處理器（AP）堆疊的「SAINT L」。

「SAINT S」等新技術已通過驗證測試，但消息人士指出，三星與客戶完成進一步測試後明年推出商用服務，目標是透過 SAINT 新技術，提高資料中心 AI 晶片及內建 AI 功能手機應用處理器的效能。

台積電 SoIC 、英特爾 Fooveros，聯電 W2W 3D IC 齊出擊

反觀業界其他領導製造業者的 3D 封裝發展狀況，台積電正大手筆斥資測試和升級自家 3D 晶片間堆疊技術「SoIC」，以滿足蘋果和 Nvidia 等客戶需求。台積電 7 月表示，投資新台幣 900 億元（約 29 億美元）國內新建先進封裝廠。至於英特爾，開始使用自家新一代 3D 晶片封裝技術「Fooveros」製造先進晶片。

本月稍早，世界第三大晶圓代工廠聯華電子（UMC）推出晶圓對晶圓（Wafer-to-Wafer，W2W）3D IC 專案，利用矽堆疊技術提供高效整合記憶體和處理器的尖端解決方案。

聯華電子表示，W2W 3D IC 專案雄心勃勃與日月光、華邦、智原科技（Faraday）和益華電腦（Cadence Design Systems）等先進封裝廠及服務公司合作，以便充分利用 3D 晶片整合技術滿足邊緣 AI 應用的特定需求。