隨著 AI 與資料中心工作負載的複雜度持續增加，確保小晶片與 3DIC 之間的可靠通訊變得越來越關鍵。高速資料傳輸和高效率電源傳輸對於滿足次世代半導體應用的效能需求至關重要。半導體產業透過新興的開放式標準來解決這些挑戰，例如通用小晶片互連（UCIe）和 Bunch of Wires（BoW）。這些標準為先進 2.5D/3D 或積層/有機封裝中的小晶片與 3DIC 定義互連通訊協定，實現不同設計平台之間的一致性及高品質的整合。
而為了滿足以上的需求，是德科技（Keysight）宣布，攜手手英特爾的晶圓代工服務以旗下的電子設計自動化工具 (EDA) 來支援嵌入式多晶片互連橋接（EMIB-T）技術，藉此尖端創新技術來改善 AI 和資料中心市場的高效能封裝解決方案，並支援 Intel 18A 節點製程。
是德科技表示，透過採用這些標準並驗證小晶片的相符性和鏈路餘量，是德科技 EDA 與英特爾晶圓代工為持續成長的小晶片互通性生態系統做出貢獻。這項合作旨在降低半導體設計的開發成本、減少風險並加速創新。
是德科技指出，旗下的 EDA 的 Chiplet PHY Designer 是專門為 AI 和資料中心應用量身打造的最新高速數位小晶片設計解決方案，現提供 UCIe 2.0 標準的進階模擬功能，並支援開放運算計畫 BoW 標準。作為一項先進的系統層級小晶片設計與晶粒間（D2D）設計解決方案，Chiplet PHY Designer 可實現矽前層級驗證，進而簡化出貨下線流程。
對於這樣的合作案，英特爾晶圓代工生態系統技術辦公室副總裁暨總經理 Suk Lee 表示，與是德科技 EDA 在 EMIB-T 矽橋技術的合作是推進高效能封裝解決方案的關鍵一步。透過整合 UCIe 2.0 等標準，我們為AI與資料中心應用提升小晶片設計的彈性，加速創新並確保客戶能精準地滿足次世代需求。
是德科技設計工程軟體副總裁暨總經理 Niels Faché 表示，是德科技 EDA 開創性的 Chiplet PHY Designer 持續重新定義矽前驗證，為小晶片設計師提供快速、精確的驗證能力。透過積極採用 UCIe 2.0 和 BoW 等不斷演進的標準，以及現在對英特爾晶圓代工 EMIB-T 的關鍵支援，我們正在使工程師能夠加速創新，並消除製造階段前昂貴的設計改朝換代。
(首圖來源：是德科技)
科技新報粉絲團
加入好友
訂閱免費電子報
