AMD 說明 3D 封裝技術,將改變晶片設計概念 作者 Atkinson | 發布日期 2021 年 08 月 23 日 18:00 | 分類 IC 設計 , 封裝測試 , 晶圓 | edit 8 月 22~24 日舉行的 Hot Chips 33 半導體產業線上會議,處理器大廠 AMD 說明 3D 堆疊技術發展方向,分享旗下 3D V-Cache 的細節。AMD 表示,封裝選擇和晶片架構將決定產品性能、功率、面積和成本,AMD 稱為 PPAC。如果將發表和即將推出的產品納入,AMD 有多達 14 種小晶片設計封裝架構正在進行。 文章看完覺得有幫助,何不給我們一個鼓勵 請我們喝杯咖啡 想請我們喝幾杯咖啡? 每杯咖啡 65 元 x 1 x 3 x 5 x 您的咖啡贊助將是讓我們持續走下去的動力 總金額共新臺幣 0 元 《關於請喝咖啡的 Q & A》 留給我們的話 取消 確認 從這裡可透過《Google 新聞》追蹤 TechNews 科技新知,時時更新 科技新報粉絲團 加入好友 訂閱免費電子報 關鍵字: 3D Chiplet , 3D V-Cache , 3D 封裝 , AMD , SoIC , 台積電