力積電邏輯/DRAM 晶圓堆疊技術突破,量產搶攻 AI 應用新商機

作者 | 發布日期 2020 年 08 月 19 日 10:00 | 分類 AI 人工智慧 , 晶圓 , 晶片 Telegram share ! follow us in feedly


晶圓代工廠力晶積成電子製造公司(力積電)18 日晚間宣布,量產邏輯與 DRAM 晶圓堆疊(3D Wafer on Wafer,WoW)AI 晶片,並運交客戶投入市場。此結果象徵兼具高效能、高頻寬、低功耗優勢的新世代半導體製造技術突破,預料將為台灣晶圓代工產業再添助力。

力積電董事長黃崇仁表示,為突顯兼具邏輯、記憶體代工技術的獨特產業定位,力積電已設定邏輯電路記憶體元件一體化的未來發展路線,並與國內 DRAM 設計公司愛普科技聯手,成功根據海外客戶要求,以 WoW 技術成功將邏輯與 DRAM 晶圓堆疊,並完成新一代整合晶片量產;同時,另一項將邏輯電路與 DRAM 整合到單一晶片,以 AIM(AI Memory)概念問世的新產品,也已出貨切入方興未艾的人工智慧市場。

力積電指出,為強化整合邏輯、記憶體代工的獨特優勢,力積電已與愛普等設計公司聯手,進一步導入 3D WoW 技術,發展邏輯晶片和 DRAM 垂直異質疊合(Hybrid Bonding)製程,並共同研發下一代人工智慧應用所需的新型 DRAM 架構,透過此一技術突破,邏輯電路與 DRAM 之間的資料傳輸頻寬,將達現行 HBM(High Bandwidth Memory)5 倍以上。目前力積電、愛普與其他邏輯晶片代工大廠合作發展的 WoW 產品已測試成功,現正進行運轉速度修正、製造良率改進等後續作業,預計今年底可達出貨水準。

力積電進一步表示,目前 3D 堆疊封裝技術分為 WoW 和 SoIC(Chip on Wafer),日前韓國三星電子宣布將 SRAM 晶片堆疊到邏輯主晶片,即採用 SoIC 方式。至於力積電、愛普及其他邏輯代工大廠合作發展的 3D WoW 則是屬於晶圓級系統整合技術,具有增加頻寬、降低延時、高性能、低功耗以及更小外觀尺寸等優點。

針對力積電未來營運模式,黃崇仁表示,3D WoW 將是發展主軸之一,代工業務將涵蓋晶圓製造、TSV、堆疊等不同層面技術,同時 DRAM 架構的重新設計將是愛普等設計公司的著力重點。邏輯晶片方面也因應用多樣化、複雜度,需與不同邏輯代工大廠合作,因此力積電除將持續精進新架構 DRAM 等相關代工製程技術,更將全力發展上、下游同業協力爭取商機的營運模式。

(首圖來源:Tony Tseng / CC BY