再添動能!聯電攜手 Cadence 取新認證搶攻 5G、物聯網、汽車市場

作者 | 發布日期 2020 年 07 月 23 日 16:45 | 分類 晶圓 , 晶片 , 汽車科技 Telegram share ! follow us in feedly


受惠於外資看好接下來營收動能,23 日台股股價漲停,每股新台幣 19.25 元作收的晶圓代工大廠聯電,再宣布好消息,與益華電腦(Cadence)合作,毫米波(mmWave)參考流程已獲得聯華電子 28 奈米 HPC+ 製程認證,進一步搶攻包括 5G、物聯網及汽車應用產品。

聯電表示,Cadence 毫米波參考流程可透過此認證,使 Cadence 和聯電的共同客戶利用整合射頻設計流程,加速產品上市時程。完整參考流程是基於聯電的晶圓設計套件(FDK)所設計,包括有高度自動化的電路設計、佈局、簽核和驗證流程的實際示範電路,讓客戶可在 28 奈米 HPC+ 製程達成更無縫的晶片設計。

聯電指出,通過認證的毫米波參考流程,包括透過 Virtuoso 圖形編輯器、Virtuoso ADE Explorer 和 Assembler、Spectre X Simulator、Spectre AMS Designer 和 Spectre 射頻選件進行設計獲取和模擬。還有,透過 Virtuoso 布局套件和物理驗證系統(PVS)設計布局、透過 Quantus 擷取解決方案對電晶體層次的連接器進行寄生元件參數擷取、透過 EMX 或 AWR AXIEM 3D 平面模擬器對電晶體之間的連接器進行電磁分析,包括被動射頻結構等。

聯電進一步指出,高頻射頻毫米波設計除了需要類比和混合信號功能,還需要精確的電磁(EM)提取和模擬分析。此毫米波參考流程基於 Cadence Virtuoso 的射頻解決方案,匯集了業界領先的電路擷取、佈局實現、寄生元件參數擷取、電磁分析和射頻電路模擬,以及整合布局與電路布局驗證(LVS)和設計規則檢查(DRC)。該流程還將使用 Cadence EMX 平面 3D 模擬和 Cadence AWR AXIEM 平面 3D 電磁分析的合併,在可靠的 Virtuoso 和 Spectre 平台中,進而提供了射頻電路矽前與矽後高度的自動化和分析性能的能力。

而聯電憑藉 AEC Q100 汽車 1 級平台及量產就緒的 28 奈米 HPC+ 解決方案,能夠滿足客戶從數位到毫米波的各種應用。28HPC+ 製程採用高介電係數/金屬閘極堆疊技術,將其 SPICE 模型的覆蓋範圍進一步擴展至毫米波的 110GHz,以供用於手機、汽車/工業雷達和 5G FWA / CPE 的應用。客戶可利用聯電的毫米波設計套件設計收發器晶片,或整合晶圓專工廠完善的數位和類比 IP 來加速毫米波 SoC 的設計。

聯華電子矽智財研發暨設計支援處林子惠處長指出,透過與益華電腦的合作,開發了一個全面的毫米波參考流程,使流程結合 Cadence 全面的射頻設計流程與聯電設計套件,為聯電在 28 奈米 HPC+ 製程技術的晶片設計客戶提供準確、創新的設計流程。且憑藉此流程的功能優勢和熟悉的 Virtuoso 設計環境,客戶在聯電 28 奈米技術,可減少設計反覆更改並更有效將下一代創新產品推向市場。

(首圖來源:聯電)