IBM 與三星合作發表 VTFET 晶片設計技術,預計突破 1 奈米製程瓶頸

作者 | 發布日期 2021 年 12 月 13 日 16:40 | 分類 IC 設計 , Samsung , 晶圓 Telegram share ! follow us in feedly


外媒報導,美國加州舊金山舉辦的 IEDM 2021 藍色巨人 IBM 與南韓三星共同發表「垂直傳輸場效應電晶體」(VTFET) 晶片設計。將電晶體以垂直方式堆疊,並讓電流也垂直流通,使電晶體數量密度再次提高,更大幅提高電源使用效率,並突破 1 奈米製程的瓶頸。

相較傳統將電晶體以水平放置,垂直傳輸場效應電晶體將能增加電晶體數量堆疊密度,並讓運算速度提升兩倍,同時藉電流垂直流通,使電力損耗在相同性能發揮下降低 85%。

IBM 和三星指出,此技術能在未來手機一次充電續航力就達一星期,可使某些耗能密集型任務如加密運算更省電,減少對環境的影響。不過 IBM 與三星尚未透露何時開始將垂直傳輸場效應電晶體設計應用於產品,但是市場人士預估,短時間內會有進一步消息。

相對 IBM 與三星技術成果發表,晶圓代工龍頭台積電也在 5 月宣布,與台灣大學、麻省理工學院共同研究,以鉍金屬特性突破 1 奈米製程極限,下探至 1 奈米以下。英特爾日前也公布製程發展布局,除了現有奈米級製程節點設計,接下來也會開始布局埃米等級製程,預計最快 2024 年進入 20A 製程節點。

(首圖來源:Flickr/Open Grid Scheduler / Grid Engine CC BY 2.0)