三星計劃 2 奈米製程加入背後供電技術，以領先台積電

與台積電競爭之路，三星大絕盡出。除了 3 奈米導入全新 GAAFET 全環繞柵極電晶體架構，已成功量產，照三星半導體藍圖分析，2025 年大規模量產 2 奈米，更先進 1.4 奈米預定 2027 年量產。

南韓媒體 The Elec 報導，三星計劃使用背面供電網路 (BSPDN) 技術用於 2 奈米晶片。研究員 Park Byung-jae 在日前舉行的三星技術論壇 SEDEX 2022 介紹 BSPDN 細節。從過去高 K 金屬柵極技術到 FinFET，接著邁向 MBCFET，再到 BSPDN，FinFET 仍是半導體製程最主流技術，之前稱為 3D 電晶體，是 10 奈米等級製程關鍵，三星已轉向發展下一代 GAAFET。

三星未來藉小晶片設計架構，不再單個晶片應用同節點製程技術，可連結不同代工廠、不同節點製程各種晶片模組，也稱為 3D-SOC。BSPDN 可解釋成小晶片設計演變，原本將邏輯電路和記憶體模組整合的現有方案，改成正面具備邏輯運算功能，背面供電或訊號傳遞。

BSPDN 並不是首次出現，概念於 2019 年 IMEC 研討會就出現過，到 2021 年 IEDM 論文又再次引用。2 奈米製程應用 BSPDN 後，經後端整合設計和邏輯最佳化，可解決 FSPDN 的前端佈線壅塞問題，性能提高 44%，功率效率提高 30%。

(首圖來源：三星)