台積電 3 奈米 SRAM 微縮遭遇瓶頸，成未來新製程 IC 設計新挑戰

外媒報導，按照台積電的規劃，從 2022 年到 2025 年將陸續推出 N3、N3E、N3P、N3X 等 3 奈米製程技術，後續還會有優化後的 N3S 製程，可應用於包括智慧型手機、物聯網、車用電子、以及高效能運算等不同平臺的需求。其中，台積電在 N3 製程節點雖然仍使用 FinFET （鰭式場效應電晶體）技術。不過，卻可以使用 FINFLEX 技術來擴展性能、功率和電晶體密度，並允許晶片設計人員使用相同的設計工具，為同一晶片上的每個關鍵功能模組選擇最佳選項，進一步提升 PPA （功率、性能、面積）。

過去，每一次進入新的製程節點之際，大家都系希望能夠提升性能、降低功耗、並增加電晶體密度。儘管邏輯電路方面在新的製程技術中有著很好的提升，但 SRAM 方面則一直落後，例如台積電最新的 3 奈米製程節點就甚至出現了停滯狀況。在 WikiChip 所提出的一份報告指出，台積電在 SRAM 方面的微縮速度已大大放緩。

報導指出，台積電曾表示，如果將 N3 和 N5 製程放在一起比較，在相同功耗和複雜程度之下，N3 製程預計會有 10% 到 15% 的性能提升。或者相同頻率和電晶體數量的情況下， N3 製程將能降低 25%-30% 的功號，同時會將邏輯密度提高約 1.6 倍。另外，N3E 是台積電第二代 3 奈米節點製程技術，相較 N5 製程的性能提升幅度大約為 18%，或者降低 34% 的功耗，電晶體密度提高約 1.7 倍。

不過，近期台積電在 IEDM 2022 會議上發表的論文上指出，採用 N3 和 N5 製程的 SRAM 大小為 0.0199μm² 和 0.021μm²，僅縮小了約 5%。而 N3E 製程則表現更糟糕，基本維持在 0.021μm²，這代表著相較 N5 製程幾乎沒有微縮表現。至於，競爭對手英特爾方面， Intel 7 製程技術的 SRAM 大小為 0.0312μm²，接下來的 Intel 4 製程技術為 0.024μm²。相較之下，台積電針對電晶體密度優化的 N3S 製程技術或許表現會更好一些，但該製程預定在 2024 年推出。未來，如果期待有較大突破，就要等未來的 2 奈米製程節點的表現，也就是還要等上幾年的時間。

報導強調，現代的 CPU、GPU 和 SoC 在處理資料的時候，都將 SRAM 用於各種暫存上。尤其，針對人工智慧和機器學習的大量工作運算，配備大容量至存記憶體已經成為趨勢。而且，展望未來對暫存記憶體的需求只會增加。不過，選擇 3 奈米製程節點並不能減少 SRAM 佔用晶片的面積，且相比現有的 5 奈米製程節點的成本更高，也就是說高性能晶片的面積尺寸增加，但成本也同時在增加。這也就可以解釋為什麼台積電會在 3 奈米製程節點推出 FINFLEX 技術，以緩解 SRAM 方面的問題。

而要解決以上的問題，一種比較現實的解決辦法是採用小晶片設計，將容量較大的暫存記憶體分解到成本較低的製程上來單獨製造，這就是 AMD 近兩年集中精力在 3D V-Cache 技術的原因之一。而且，AMD 在近期發佈的 RDNA 3 架構 GPU 上，AMD 在雙圖形運算晶片 (GCD) 和多層快取晶片 (MCD) 上採用了不同的製程節點技術，MCD 採用的 N6 製程節點技術，要比 GCD 的 N5 製程節點技術要便宜得多。