三星 Exynos 處理器也將採用 3D Chiplet 技術

就在小晶片 (Chiplet) 技術大型其道，用以維持晶片的性能提升，並延續摩爾定律發展的情況下，各家晶片設計大廠莫不持續發展該項技術。目前，韓國三星也正及及考慮 3D Chiplet 技術運用於自家未來的 Exynos 系列行動處理器當中。

根據外媒引用知情人士的消息指出，三星內部正考慮將 3D Chiplet 應用於 Exynos 系列行動處理器上，因為這樣做可以獲得顯著的好處。原因在於，3D Chiplet 有助於提高 Exynos 的生產效率，而且進一步增強其產品競爭力。

Chiplet 主要是將特定功能的 die，透過 die-to-die 間的內部互聯技術達到多個模組晶片與底層基礎晶片封裝在一起，形成一個系統晶片，以完成一種新形式的晶片設計，這與過去主流單晶片處理器主要是將多個負責不同類型計算任務的計算單元，通過先進製程微縮的的形式製作到同一塊晶片上的做法。例如手機行動處理器上，主要會整合 CPU、GPU、DSP、ISP、NPU、Modem 等特定運算單元以及諸多的介面有很大的不同。

相對來說，Chiplet 則是將原本一塊複雜的單系統晶片，從設計時就先按照不同的運算單元或功能單元對其進行分解，然後每個單元選擇最適合的半導體製程技術進行分別製造，再透過先進封裝技術將各個單元彼此互聯，最終整合封裝為一個單晶片處理器。

然而，隨著晶片製成演進到個位數奈米時代，製程難度和內部結構的複雜性不斷增加，製造流程更加複雜，晶片設計成本大幅增加，這也是 Chiplet 受到關注的主要因素。另外，近年來摩爾定律的發展日趨放緩。在此背景下，Chiplet 就被業界寄予厚望，或從另一個角度來延續摩爾定律的經濟效益。目前，NVIDIA、AMD、Intel 等代表性公司正在將 Chiplet 納入 HPC 處理器的開發中。

就現階段來說，最需要先進製程技術的產品就是運用於手機的行動處理器，但因為其對良率非常敏感。因此，透過使用 3D Chiplet 的方式可以實現更穩定的生產。此外，採用 3D 封裝技術，還可以進一步減小晶片整體封裝尺寸，並且可以透過增加晶片之間的連接性，同時提高頻寬和效率。因此外界預期，三星要加入 Chiplet 設計的主因，應該就是先進製程發展瓶頸所造成的 Exynos 系列行動處理器性能不佳情況。

根據市場研究公司 Counterpoint Research 的數據，2023 年第二季手機行動處理器市場占比按營收計算，高通占比 40%、蘋果占比 33%、聯發科 16%，但三星電子僅 7%。因此，接下來三星能否透過 3D Chiplet 技術來挽回 Exynos 系列行動處理器的頹勢，大家拭目以待。

(首圖來源：三星)