人類陷入「製程焦慮」,但晶片真的越小越好嗎?

作者 | 發布日期 2021 年 06 月 11 日 8:00 | 分類 晶片 , 汽車科技 , 零組件 Telegram share ! follow us in feedly


知名晶片調研公司 IC Insights 做過有趣的估算,如果想追上全球最大晶圓代工廠台積電,起碼要 5 年外加 1 兆人民幣。

晶片先進製程的魔力不需贅述,技術上是手機、平板、電腦等消費電子產品運轉的關鍵;經濟價值上,掌握先進製程能力的台積電 2020 年創造 5178.85億元稅後淨利;戰略重要性層面,晶片關係到產業安全乃至地緣之間的經貿關係。

但有意思的是,並非所有晶片工廠都追趕製程,全球前五晶圓代工廠──台積電、三星、聯電、格羅方德、中芯國際,只中芯國際製程不停追趕,排名三四的聯電、格羅方德幾乎放棄了先進製程。

聯電 2018 年時放棄 12 奈米製程研發,當時還是全球第二大晶片代工廠的格羅方德也隨後宣布放棄 7 奈米 FinFET 製程研發。縱觀全球晶圓代工廠(Foundry)和 IDM 模式(Integrated Device Manufacture),有能力生產 7 奈米及更小晶片製程的只有台積電、三星及落後一步的英特爾(7 奈米 taped-in) 。

為何各大晶片廠商紛紛放棄先進製程研發?製程更小的晶片性能一定更好嗎?這其中有不少門道。

晶片的進化史

晶片先進製程,簡單來說就是把晶片從大做小,具體是指晶片電晶體柵極寬度的大小,數字越小對應電晶體密度越大,晶片功耗越低,性能越高,但要實際做到這點並不容易。從晶片進化史來看,晶片研發主要遵循摩爾定律,即每 18 個月到兩年,晶片性能會翻一倍,使一塊晶片盡可能多裝電晶體提升晶片性能。

1980 年代,晶片電晶體大小進入微米級,再到 2004 年,電晶體微縮至奈米級。此時問題陸續出現,奈米級電晶體整合度和精細化程度非常高,要知道一個原子就 0.1 奈米,人類物理認知極限的製程難度可想而知。

如今最具代表的兩個問題是短通道效應和量子隧穿難題。短通道效應(short-channel effects)是指「當金屬氧化物半導體場效應管的導電溝道長度降低到十幾奈米、甚至幾奈米量級時,電晶體出現的效應」。這些效應主要包括「閾值電壓隨著通道長度降低而降低、漏致勢壘降低(Drain-induced barrier lowering)、載流子表面散射、速度飽和(Saturation velocity)、離子化和熱電子效應」。

其實簡單說就是,因電晶體是有三個端口的管子──電子從源端跑到漏端,藉此完成資訊傳遞,而決定「跑」的節奏的是「開關」,也就是柵端。開關由端口對應的電壓變化決定。

短通道效應對奈米級晶片的影響

大部分時候電子速度都是全速運轉,因此傳遞資訊需要的時間就是晶片一定意義上的效率就由通道長短決定。但當管道變短,尺寸變小,長通道時本可忽略的電場干擾就變多,導致柵端可能「關不嚴」,也就是所謂的短通道效應。

短通道效應對奈米級晶片造成的影響就是,因為通道管不住電,所以只要一通電,晶片電晶體就會不停漏電,導致晶片發熱和功耗嚴重,影響使用壽命。

直到 1999 年胡正明教授發明鰭式場效應電晶體(Fin Field-Effect Transistor,FinFET), FinFET 可理解為加強柵對溝道的控制能力,減少短溝道效應,延緩問題,如今台積電、三星能做到 5 / 7 奈米都依賴此技術。

但到 3 奈米階段,FinFET 的三面柵控制作用減弱,短通道效應再次突顯。直到下世代的電晶體結構即所謂 Gate-All-Around 環繞式柵極技術(GAA 結構)出現,問題才緩解。簡單理解為通道被柵極四面包裹,降低作業電壓、減少漏電,降低晶片運算功耗與操作溫度,繼續為摩爾定律續命。三星 3 奈米和台積電 2 奈米都採用此技術研發。

▲ 三星技術藍圖。

然而製程繼續往下走時,又一個難題出現──量子隧穿效應帶來的漏電流。原理涉及量子力學相關理論,簡單理解為當材料逼近 1 奈米物理極限時,有一定電子可跨過勢壘漏電。這個問題對人類來說暫時無解,因物理理論還沒搞清楚這現象。

可說不管 FinFET 結構還是 GAA 結構,都是人類透過製程手段逼近理論極限,但實現這些結構對晶片產業來說是無比困難的事,不僅技術難度陡增,製程成本也讓一般晶片企業望之興嘆。

據 SEMI 國際半導體產業協會的晶片主流設計成本模型圖,採用 FinFET 製程的 5 奈米晶片設計成本已是 28 奈米製程設計成本近 8 倍,更複雜的 GAA 結構耗費的設計成本只會更多,這只是晶片設計、製造、封裝、測試的設計環節,晶圓代工廠實際研發技術、建廠、買生產設備耗費的資金會更多,如今年三星美國德州計劃新建的 5 奈米晶圓廠預計投資 170 億美元。

(Source:SEMI)

對台積電和三星來說,投資數百億美元建造一座先進製程的晶圓廠還可承受,因有穩定的客戶訂單和巨大銷量分擔成本,但對製程相對落後者來說難以承受。

技術不成熟,就要花更多時間、資金成本突破;晶片品質來說,即便強如三星 5 奈米晶片的高通驍龍 888 時,也遭外界詬病功耗「翻車」、發熱嚴重等問題,後來者更難開始階段就保證晶片良率和性能;客戶來說,採用價格更高的先進製程有限,近來手機、平板、PC 等消費電子增長趨緩,存量市場下新入局者如非價格和性能更優秀,沒有機會能搶到三星和台積電的客戶,況且這些老牌霸主先進製程的研發成本已被巨額銷量稀釋,成本只會更低。

成熟製程晶片極缺

全球缺晶片潮其實是成熟製程晶片。以汽車業為例,目前缺的是 MCU 晶片(Microcontroller Unit,微控制器),汽車 ESP 車身電子穩定系統和 ECU 電子控制單元等都要用,主要由 8 吋晶圓生產,晶片製程普遍在 45~130 奈米。

28 奈米以上晶片製程都叫成熟製程,整個業界技術非常成熟,業者對晶片的成本控制也不會相差太多,三星、台積電在這領域對聯電、中芯國際來說沒有什麼絕對優勢。成熟製程晶片極缺,只要晶圓代工廠有產能就不愁銷不出去,完全不會遇到先進製程的種種問題,對格羅方德和聯電來說,現在投資先進製程吃力不討好,兩家廠商最近紛紛擴產的也都是成熟製程晶圓廠。

更廣闊的工業及軍事領域,先進製程晶片反而沒有成熟製程晶片可靠。先進製程可理解為同樣功耗尺寸下可獲得更好的性能,但工業及軍事領域,對晶片功耗、發熱和占用面積並沒有手機、平板那麼要求,更關注晶片於各類極端環境的可靠性和耐久度。

如民用晶片、工業晶片和軍用晶片要求的正常工作溫度範圍就有很大不同。民用級要求 0℃~70℃、工業級要求 -40℃~85℃、軍用級要求 -55℃~125℃,僅溫度指標,工業、軍用級晶片還有抗干擾、抗衝擊至航空航太等級的抗輻射等要求,反而是更精密、更微小的先進製程晶片難以達到。

先進製程雖好,但實現難度既艱難,適用範圍也有局限。雖然晶片是老百姓都關心的話題,且人們天天討論的往往都是誰達到幾奈米,誰停在幾奈米,但對複雜龐大的晶片產業來說,製程並不是衡量晶片價值的唯一標準。

(本文由 品玩 授權轉載;首圖來源:shutterstock)

延伸閱讀: