Tag Archives: 益華電腦

EDA 大廠 Cadence 財報讚、本季財測勝預期,盤後大漲

作者 |發布日期 2022 年 02 月 23 日 8:35 | 分類 材料、設備 , 證券 , 財經

美國電子設計自動化(Electronic Design Automation,EDA)工具與半導體 IP 領先供應商益華電腦(Cadence Design Systems, Inc.)於美股週二(2 月 22 日)盤後公布 2021 年第四季(截至 2022 年 1 月 1 日為止)財報:營收年增 1.7% 至 7.73 億美元,非一般公認會計原則(Non-GAAP)每股稀釋盈餘年減 1.2% 至 0.82 美元。

繼續閱讀..

超越摩爾定律!Cadence 結合 Cerebrus 與 Integrity 3D-IC 加速系統級設計創新

作者 |發布日期 2021 年 12 月 16 日 10:00 | 分類 IC 設計 , PCB , 零組件

為了降低過去新晶片設計專案上過多人工學習所造成的利潤損失,同時解決 7 奈米以下先進製程導致複雜性與成本居高不下的問題,益華電腦(Cadence)日前發表 Cerebrus 智慧晶片設計工具與 Integrity 3D-IC 平台,協助客戶實現數位晶片設計的自動化,並將設計規劃、實現和系統分析整合在單一管理平台中,進而協助客戶達成降低設計複雜度,並加速產品上市的使命。

繼續閱讀..

Cadence 推出以機器學習為基礎的革命性產品 Cerebrus,提供無與倫比的生產力和品質、擴大數位設計領導地位

作者 |發布日期 2021 年 07 月 27 日 14:00 | 分類 5G , AI 人工智慧 , IC 設計

全球電子設計創新領導廠商 Cadence Design Systems, Inc.(益華電腦)今天宣布推出 Cadence Cerebrus 智慧晶片設計工具(Cadence®  Cerebrus™ Intelligent Chip Explorer),這是一款以機器學習為技術基礎所開發的新型工具,可實現數位晶片設計自動化和規模化,讓客戶能夠更快速地達到客製化晶片設計的目標。相較於人工操作方式,Cerebrus 和 Cadence 暫存器傳輸級到簽核流程(RTL-to-signoff)的結合,使高階晶片設計人員、電腦輔助設計團隊和矽智財開發者,能提高多達 10 倍的工程生產力,以及優化高達 20% 的功耗、效能與面積(PPA)。 繼續閱讀..

聯電攜手 Cadence 開發 22ULP 與 ULL 製程認證,搶攻消費、5G 和汽車應用設計市場

作者 |發布日期 2021 年 07 月 14 日 7:50 | 分類 IC 設計 , 晶圓 , 晶片

晶圓代工大廠聯電宣布與益華電腦 (Cadence) 優化的數位全流程,已獲得聯華電子 22 奈米超低功耗 (ULP) 與 22 奈米超低漏電 (ULL) 製程技術認證,以加速消費、5G 和汽車應用設計。聯電指出,該流程結合了用於超低功耗設計的領先設計實現和簽核技術,協助共同客戶完成高品質的設計並實現更快的晶片設計定案 (tape out) 流程。

繼續閱讀..

Cadence 發表新一代 Palladium Z2 與 Protium X2 系統,大幅提升矽前硬體除錯與軟體驗證速度

作者 |發布日期 2021 年 04 月 12 日 9:00 | 分類 5G , 市場動態 , 物聯網

為了因應爆炸性增長的系統設計複雜性和上市時間的壓力,電子設計領導廠商益華電腦(Cadence Design Systems, Inc.)發表新一代硬體驗證模擬平台與原型驗證系統 Protium™ X2。此新產品利基於 Cadence 業界領先的 Palladium Z1 硬體模擬和 Protium X1 原型開發平台為基礎,可為業界目前最大的數十億邏輯閘系統單晶片提供最高生產量的矽前硬體除錯和軟體驗證。

繼續閱讀..

Cadence 發布新一代 Sigrity X,打造 10 倍快的系統分析

作者 |發布日期 2021 年 03 月 22 日 9:30 | 分類 5G , 市場動態 , 物聯網

全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)發表新一代訊號完整性與電源完整性(SI/PI)解決方案 Cadence® Sigrity™ X。Sigrity X 以能進行系統級分析的強大新模擬引擎為特色,並包含 Cadence Clarity™ 3D Solver 的創新大規模分散式結構。 繼續閱讀..

EDA 大廠 Cadence 財報財測讚,捐 500 萬美元促進 AI 研究

作者 |發布日期 2021 年 02 月 23 日 15:30 | 分類 財報 , 財經 , 軟體、系統

美國電子設計自動化(Electronic Design Automation, EDA)工具與半導體 IP 領先供應商益華電腦(Cadence Design Systems, Inc.)於美股 22 日盤後公布 2020 年第 4 季(截至 2021 年 1 月 2 日)財報:營收年增 26.7% 至 7.6 億美元,非一般公認會計原則(Non-GAAP)每股稀釋盈餘年增 53.7% 至 0.83 美元。 繼續閱讀..

異質全流程整合!跨學科 IC 設計與封裝實現 Rule-driven 的系統創新

作者 |發布日期 2021 年 01 月 12 日 10:00 | 分類 5G , AI 人工智慧 , 晶片

為了協助台灣推展下一代 5G 通信、AI 人工智慧應用、自動駕駛與物聯網等技術高地,推動高效能運算、低延遲及廣連結等應用需求,成功擺脫傳統「毛三到四」的紅海競爭經營模式,益華電腦(Cadence)提出從設計到生產的全流程設計理念,以全面擁抱設計規則導向(Rule-driven)的全流程設計整合優勢,擺脫傳統上設計與分析分家的先天不良,將設計與分析的流程整合為閉環(Close loop)流程,並陸續完善一系列的多物理場系統分析(Multiphysics system analysis)技術解決方案。目標在達到節省成本與縮短時間的同時,兼顧專注大批量生產的市場領先者,或是著眼長尾價值的利基市場客戶,一同實現從晶片、封裝、電路板模組到系統設計的創新。 繼續閱讀..

再添動能!聯電攜手 Cadence 取新認證搶攻 5G、物聯網、汽車市場

作者 |發布日期 2020 年 07 月 23 日 16:45 | 分類 晶圓 , 晶片 , 會員專區

受惠於外資看好接下來營收動能,23 日台股股價漲停,每股新台幣 19.25 元作收的晶圓代工大廠聯電,再宣布好消息,與益華電腦(Cadence)合作,毫米波(mmWave)參考流程已獲得聯華電子 28 奈米 HPC+ 製程認證,進一步搶攻包括 5G、物聯網及汽車應用產品。

繼續閱讀..

台積電「前瞻佈局大賽」公布優勝隊伍,打破只針對重點大學徵才印象

作者 |發布日期 2020 年 01 月 20 日 16:40 | 分類 Microsoft , 晶圓 , 晶片

晶圓代工龍頭台積電 20 日宣布,在國內首次主辦的首屆 「前瞻佈局大賽」,經過為期 4 個月的賽程,兩階段的競賽之後,由元智大學組成的參賽隊伍自決賽中脫穎而出,榮獲首獎,獲頒新台幣 20 萬元獎金。台積電表示,首屆的「前瞻佈局大賽」不但協助台積電發覺國內大專院校高科技人才,為台積電、甚至是國內的半導體產業未來的發展立下基礎,也不諱言指出,其比賽的結果也打破過去大家對台積電用人著重台、清、交、成的既定印象。

繼續閱讀..

Cadence 收購 NI 國家儀器子公司 AWR,加速 5G 射頻通訊系統創新

作者 |發布日期 2019 年 12 月 04 日 14:05 | 分類 市場動態 , 網通設備 , 零組件

全球電子設計創新廠商益華電腦(Cadence Design Systems, Inc.)與 NI 國家儀器共同宣布,就 Cadence 收購 AWR Corporation 達成最終協議。AWR Corporation 是美國國家儀器公司的全資子公司。AWR 是高頻射頻(RF)EDA 軟體技術的領先供應商,其專業的 RF人才團隊也將在收購完成後加入 Cadence。同時,Cadence 與 NI 達成策略合作協議,針對推動通訊領域的電子系統創新擴大合作。 繼續閱讀..

EDA 大廠 Cadence 升財測,估年底前實體清單不會更動

作者 |發布日期 2019 年 10 月 22 日 14:15 | 分類 財報 , 財經

美國電子設計自動化(Electronic Design Automation,EDA)工具與半導體 IP 領先供應商益華電腦(Cadence Design Systems, Inc.)於美股 21 日盤後公布 2019 年第 3 季(截至 2019 年 9 月 28 日)財報:營收年增 9.0% 至 5.80 億美元;非一般公認會計原則(Non-GAAP)每股稀釋盈餘年增 10.2% 至 0.54 美元。 繼續閱讀..

Arm、Cadence 和 Xilinx 採台積電 7 奈米製程技術,推出第一款 Arm Neoverse 系統開發平台

作者 |發布日期 2019 年 03 月 28 日 16:05 | 分類 市場動態 , 晶片 , 軟體、系統

全球電子設計創新廠商益華電腦(Cadence Design Systems, Inc.)宣布與 Arm 和 Xilinx 合作推出新的開發平台,該平台經過台積電 7 奈米 FinFET 製程技術驗證,以全新 Arm Neoverse N1 平台為基礎,並為下一代雲端到邊緣基礎架構所開發。Neoverse N1 系統開發平台(SDP)也是業界首款通過 CCIX 互連架構、實現非同步計算加速的 7 奈米基礎架構開發平台,可供硬體和軟體開發人員用於硬體原型設計、軟體開發、系統驗證和性能分析 / 調整的進行。 繼續閱讀..

【一圖看懂晶片發展】30 年來半導體應用獨白

作者 |發布日期 2018 年 11 月 13 日 14:12 | 分類 晶片 , 軟體、系統

竹科的誕生迎來了台灣半導體產業的興起,30 個年頭造就了台灣在晶片設計開發、生產製造的輝煌成就。在自駕車、AI人工智慧及各種先進科技技術蓬勃發展的今日,晶片產業不斷精進,成為科技發展的火車頭,Cadence在這 30 年來也從未缺席,本文帶您一窺台灣半導體與 Cadence 在台灣 30 年來的發展與歷程。

繼續閱讀..

台積電推出晶圓堆疊生產方式,未來繪圖晶片設計將可受惠

作者 |發布日期 2018 年 05 月 07 日 9:00 | 分類 GPU , 國際貿易 , 晶片

日前,在美國加州 Santa Clara 舉行的第 24 屆年度技術研討會上,台積電宣布推出晶圓堆疊( Wafer-on-Wafer,簡稱 WoW )的技術。藉由這樣的技術,未來繪圖晶片業者包括輝達(Nvidia)及超微(AMD)都將會受惠。另外,台積電還同時宣布與益華電腦(Cadence)合作,藉由益華電腦的 EDA 軟體與矽智財權,以未來生產 5 奈米或 7 奈米製程的行動晶片。

繼續閱讀..