AMD 第四代 EPYC 97×4 系列使用 L3 快取容量減半的 Zen 4c「小核」，近期也陸續傳出 AMD 將在 Ryzen 7040U 處理器後期型號，採用混合 Zen 4 和 Zen 4c 的大小核組態，而 AMD Zen 5 世代將延續這種模式。那同樣是大小核，英特爾、AMD 和 Arm 玩法究竟有哪些不同之處？
1. 英特爾大核（P-Core） 和小核（E-Core）屬不同體系，前者起於 Core，後者源於 Atom，後來因 AVX-512 指令集問世，追求節能的小核就無福消受會激增晶面面積和耗電量的怪獸。
▲ 可處理 512 位元寬度資料的 AVX-512 指令集變成英特爾的燙手山竽。
所以即使英特爾小核從 Alderlake 搭載的 Gracemont 效能有重大突破，相同功耗時，單核單執行緒性能比 Skylake 高 40%，相同性能時功耗降低超過 40%，四核 Gracemont 對上雙核 Skylake 時，領先幅度更拉到 80%，但 Gracemont（Alderlake、Raptor Lake）和後繼 Crestmont（Meteor Lake、Sierra Forest）還是只有 AVX2，讓大核不得不關閉 AVX-512 指令集，以維持大小核的軟體相容性。很諷刺的是，英特爾就這樣平白把 AVX-512 優勢送給 AMD，商業蒙受重大損失後才匆忙想亡羊補牢。
▲ 英特爾 Alderlake 的 E-Core 有巨大效能突破，但還是無法彌補缺乏 AVX-512 的缺點。
英特爾補洞方法是另外定義 AVX10 指令集，讓大小核可同時執行「256 位元化」的 AVX-512 變種，順便統一混亂不堪的歷代版本。但要等到新型小核問世，還需要好一段時間。為何英特爾不在小核仿照 AMD 的「資料路徑砍半偷吃步」方法，這就真的讓筆者摸不著頭緒了。
▲ 英特爾並非一次升級 AVX-512 至 AVX10，而是拆成過渡期 AVX10.1 和完全體 AVX10.2，追求「大核 P-Core與小核 E-Core」共同勝利，不讓自己創造的 AVX-512 反過來變成 AMD 的致命武器。
2. AMD 方法就比較直截了當：讓每個核心分到的 L3 快取容量砍半，調低時脈，其餘完全相同。AMD 好處在不會有軟體相容性和效能調校問題（無論 Zen 4 還是 Zen 4c 都基於相同微架構，也都有 AVX-512 和 BF16），且節省研發成本，缺點是能縮小幅度和可削減功耗很有限。以台積電 5 奈米製程 Zen 4c 為例，縮減面積也只有 35%，4 奈米還得再觀察，或許 AMD 還握有不為人知的怪招。
▲ AMD Zen 4 和 Zen 4c，除了每個核心分到的 L3 快取容量外，其餘完全相同。
3. 主導手機市場的 Arm 就極單純：終極效能的大核（Cortex-X）、高度能效的中核（Cortex-A700）和極致省電的小核（Cortex-A500），TCS23（Total Compute Solution 2023）全部統一為 Arm v9.2 架構。
▲ Arm 玩法一直沒變，三種核心配配樂。
行文至此，就來看看蘋果。蘋果類似英特爾個別打造截然不同大小核，但應該沒有指令集相容性差異。對標榜「極簡主義的華麗」的蘋果，看起來也不會像 Arm 搞出三種核心。
▲ AMD 也嘗試過大小核分立策略，但後者唯一商業成就只有家用遊戲主機。
話說回來，假以時日，當 AMD 擁有足夠研發能量，會不會也回到「推土機」和「山貓」分立策略，就讓我們慢慢等著看。
（首圖來源：Image by Freepik）
科技新報粉絲團
加入好友
訂閱免費電子報
