Tag Archives: 3D 封裝

AMD 說明 3D 封裝技術,將改變晶片設計概念

作者 |發布日期 2021 年 08 月 23 日 18:00 | 分類 IC 設計 , 封裝測試 , 晶圓

8 月 22~24 日舉行的 Hot Chips 33 半導體產業線上會議,處理器大廠 AMD 說明 3D 堆疊技術發展方向,分享旗下 3D V-Cache 的細節。AMD 表示,封裝選擇和晶片架構將決定產品性能、功率、面積和成本,AMD 稱為 PPAC。如果將發表和即將推出的產品納入,AMD 有多達 14 種小晶片設計封裝架構正在進行。

繼續閱讀..

半導體後段製程新戰場,揭密台積電赴日盤算,瞄準「這個技術」

作者 |發布日期 2021 年 06 月 27 日 10:00 | 分類 公司治理 , 封裝測試 , 晶圓

美中對抗下,半導體產業受高度重視,但風光一時的日本於台韓勢力崛起後,產業全球市占率僅 9% 左右。為避免日本擅長的材料、設備等產業隨客戶到美國設廠,導致日本產業空洞化,日本經濟產業省積極邀請台積電到日本設廠。 繼續閱讀..

【COMPUTEX 2021】蘇姿丰:加速推動 Chiplet 與封裝技術等創新,與台積電合作年底前量產

作者 |發布日期 2021 年 06 月 01 日 14:00 | 分類 3C , IC 設計 , 封裝測試

今日 2021 年台北國際電腦展(COMPUTEX),處理器大廠 AMD 總裁暨執行長蘇姿丰以「AMD 加速推動高效能運算產業體系的發展」為題,發表主題演講,還展示最新運算與繪圖技術創新成果,希望加速推動高效能運算產業體系發展。不但涵蓋遊戲、PC 及資料中心等領域,還宣布新發表的 3D chiplet 技術,將與特斯拉和三星合作,進一步擴大 AMD 運算與繪圖技術的汽車與手機市場應用。

繼續閱讀..

先進封裝新戰場,日月光有恃無恐

作者 |發布日期 2021 年 02 月 19 日 14:20 | 分類 IC 設計 , 封裝測試 , 晶圓

進入「後摩爾時代」,先進封裝成為半導體廠商爭相競逐的新戰場,台積電也積極展現野心,除了打造 3D IC 技術平台,日前更拍板將在日本設立研發中心,目的在研究 3D 封裝相關材料。外界也關心晶圓代工龍頭踩地盤,是否會對日月光等傳統封測業者造成影響。 繼續閱讀..

研調:2019~2024 年全球晶圓代工產值 CAGR 估 5.3%

作者 |發布日期 2019 年 10 月 14 日 14:00 | 分類 國際貿易 , 晶圓 , 晶片

今年下半終端市場需求疲弱、貿易戰等不利因素持續影響,DIGITIMES Research 分析師陳澤嘉預估,2019 年全球晶圓代工產值將衰退 3%,但隨總體經濟緩步回溫,及 5G、AI、高效能運算(HPC)等應用需求增加,加上晶圓代工業者持續推動先進製程,並積極布局 3D IC 封裝技術,以延續摩爾定律發展,預估明年全球晶圓代工產值將重回成長軌道,2019~2024 年全球晶圓代工產值年複合成長率(CAGR)可望達 5.3%。 繼續閱讀..

3D 封裝技術突破,促使代工封測廠積極投入研發

作者 |發布日期 2019 年 08 月 13 日 9:00 | 分類 晶圓 , 晶片 , 零組件

針對 HPC 晶片封裝技術,台積電已在 2019 年 6 月日本 VLSI 技術及電路研討會(2019 Symposia on VLSI Technology & Circuits),提出新型態 SoIC(System on Integrated Chips)3D 封裝技術論文;透過微縮凸塊(Bumping)密度,提升 CPU / GPU 處理器與記憶體間整體運算速度。整體而言,期望藉由 SoIC 封裝技術持續延伸,並當作台積電於 InFO(Integrated Fan-out)、CoWoS(Chip on Wafer on Substrate)後端先進封裝之全新解決方案。 繼續閱讀..