Tag Archives: 3D 封裝

Adeia 控告 AMD 涉侵專利，聚焦 3D V-Cache 鍵合

作者蘇子芸|發布日期 2025 年 11 月 04 日 11:15 |

分類半導體 , 封裝測試

美國專利授權公司 Adeia 於 11 月 3 日向德州西區聯邦地方法院正式對 AMD 提出多項專利侵權訴訟，指控 AMD 在晶片設計中使用未經授權的技術。Adeia 表示，訴訟涵蓋多項與半導體製程及鍵合相關專利，其中以 3D V-Cache 所採用的混合鍵合（Hybrid Bonding）技術為主要爭議焦點。繼續閱讀..

IMPACT 2025 亞洲最大封裝與 PCB 盛會，聚焦 AI 與異質整合技術前線

作者 TechNews|發布日期 2025 年 10 月 07 日 9:00 |

分類 AI 人工智慧 , 半導體 , 封裝測試

亞洲最大規模的國際構裝暨電路板研討會（IMPACT 研討會）將於 10 月 21 日至 24 日 於南港隆重舉行，並迎來 20 週年里程碑，規模更勝以往。同期 TPCA Show 亦將於 10 月 22 日至 24 日盛大展出。繼續閱讀..

CPU / GPU 直接堆疊 HBM！三星今年推「3D HBM 晶片封裝」服務

作者林妤柔|發布日期 2024 年 06 月 18 日 12:30 |

分類 Samsung , 封裝測試 , 晶圓

《韓國經濟新聞》（The Korea Economic Daily）報導，三星今年將推高頻寬記憶體（HBM）3D 封裝服務。繼續閱讀..

總搞混 3DIC、異質整合、SiP、小晶片？先進封裝最強科普一次讀懂

作者林妤柔|發布日期 2024 年 03 月 18 日 8:00 |

分類半導體 , 封裝測試 , 技術分析

隨著晶片持續微縮至物理極限，AI 帶來高運算需求，半導體產業迎來「整合為王」的時代，各間晶圓代工廠紛紛聚焦在「先進封裝」技術上，但提到先進封裝總冒出好多名詞，相信很多人都霧煞煞，因此本文將以最淺顯易懂的方式，讓讀者更了解先進封裝各名詞意思。繼續閱讀..

三星 3D 封裝催油門！在韓先進封裝重鎮設混合鍵合產線

作者林妤柔|發布日期 2024 年 02 月 05 日 14:31 |

分類 Samsung , 半導體 , 封裝測試

為增強代工能力，三星開始認真導入混合鍵合，根據業界消息，應材（Applied Materials）和貝思半導體正在天安園區設立混合鍵合（hybrid bonding）相關設備，預計用於下一代 X-Cube、SAINT 等先進封裝。繼續閱讀..

看好 3D 封裝，黃崇仁：AI PC、電動車、AI 應用下半年跳躍式成長

作者林妤柔|發布日期 2024 年 01 月 11 日 15:42 |

分類 AI 人工智慧 , 半導體 , 封裝測試

力積電董事長黃崇仁今（11 日）透露，目前新廠預期 4、5 月開始營運，目前設備已準備好，也有客戶訂單。展望今年，黃崇仁看好 AI PC、電動車和 AI 應用下半年出現跳躍式成長。繼續閱讀..

亞洲最大封裝與電路板盛會 IMPACT 2023，聚焦先進封裝、載板與 AI 最新脈動

作者 TechNews|發布日期 2023 年 11 月 24 日 9:00 |

分類 AI 人工智慧 , 半導體 , 封裝測試

「第十八屆國際構裝暨電路板研討會 – IMPACT 2023」稍早於 10 月 25 至 27日假台北南港展覽館 1 館盛大舉行，由 IEEE EPS-Taipei 電子封裝學會台北分會、IMAPS-Taiwan 台灣國際微電子暨構裝學會、工研院及 TPCA 台灣電路板協會共同舉辧。今年大會以「IMPACT on the Future of HPC, AI, and Metaverse」為主題，深入探討高效能運算（HPC）、人工智慧（AI）及元宇宙（Metaverse）等次世代應用下的先進封裝與電路板前瞻技術。

繼續閱讀..

3D 堆疊成摩爾定律續命丹，一文讀懂 3D 封裝趨勢（下）

作者許庭睿|發布日期 2023 年 10 月 31 日 7:50 |

分類半導體 , 封裝測試 , 手機

半導體製程演進趨緩，3D 封裝是延續摩爾定律、提升 IC 運算效能的有效方法。3D 堆疊技術領域，IMEC（比利時微電子研究中心）以晶片不同分割位置定義四類 3D 整合技術，分別為 3D-SIP、3D-SIC、3D-SOC 與 3D-IC。延續上篇介紹的 3D-SIP 與 3D-SIC 堆疊，此篇著重另外兩類技術──3D-SOC 與 3D-IC。繼續閱讀..

AMD 說明 3D 封裝技術，將改變晶片設計概念

作者 Atkinson|發布日期 2021 年 08 月 23 日 18:00 |

分類 IC 設計 , 封裝測試 , 晶圓

8 月 22~24 日舉行的 Hot Chips 33 半導體產業線上會議，處理器大廠 AMD 說明 3D 堆疊技術發展方向，分享旗下 3D V-Cache 的細節。AMD 表示，封裝選擇和晶片架構將決定產品性能、功率、面積和成本，AMD 稱為 PPAC。如果將發表和即將推出的產品納入，AMD 有多達 14 種小晶片設計封裝架構正在進行。

繼續閱讀..

半導體後段製程新戰場，揭密台積電赴日盤算，瞄準「這個技術」

作者財訊|發布日期 2021 年 06 月 27 日 10:00 |

分類公司治理 , 封裝測試 , 晶圓

美中對抗下，半導體產業受高度重視，但風光一時的日本於台韓勢力崛起後，產業全球市占率僅 9% 左右。為避免日本擅長的材料、設備等產業隨客戶到美國設廠，導致日本產業空洞化，日本經濟產業省積極邀請台積電到日本設廠。繼續閱讀..

【COMPUTEX 2021】蘇姿丰：加速推動 Chiplet 與封裝技術等創新，與台積電合作年底前量產

作者 Atkinson|發布日期 2021 年 06 月 01 日 14:00 |

分類 3C , IC 設計 , 封裝測試

今日 2021 年台北國際電腦展（COMPUTEX），處理器大廠 AMD 總裁暨執行長蘇姿丰以「AMD 加速推動高效能運算產業體系的發展」為題，發表主題演講，還展示最新運算與繪圖技術創新成果，希望加速推動高效能運算產業體系發展。不但涵蓋遊戲、PC 及資料中心等領域，還宣布新發表的 3D chiplet 技術，將與特斯拉和三星合作，進一步擴大 AMD 運算與繪圖技術的汽車與手機市場應用。

繼續閱讀..