如今幾乎所有數位元件背後的邏輯電路都依賴兩種成對電晶體 NMOS 和 PMOS。相同的電壓訊號會將其中一個電晶體打開，將另一個關閉。放在一起意味著只有發生些微變化時電流才會流通，大大降低功耗。這些成對電晶體已櫛次鱗比在一起好幾十年，但如果電路要繼續縮小，就必須靠得更近。英特爾（Intel）於本週 IEEE 國際電子元件大會（IEEE International Electron Devices Meeting，IEDM）展示全然不同的排列方式：把一對電晶體堆疊在另一對上面。有效將簡單的 CMOS 電路所佔面積減半，意味著未來 IC 積體電路晶片上的電晶體密度可能會增加一倍。  繼續閱讀..