Category Archives: 封裝測試

需求持續強勁,帶動日月光投控 7 月營收年成長 24.5% 達同期新高

作者 |發布日期 2021 年 08 月 10 日 20:30 | 分類 封裝測試 , 會員專區 , 財報

半導體封測大廠日月光投控 10 日公布 7 月合併營收,金額達到新台幣 464.8 億元,較 6 月 433.26億元,增加 7.3%,較 2020 年同期 373.26 億元,成長 24.5%,創歷年同期新高。封裝測試及材料營收金額達 292.13 億元,較 6 月 269.54 億元成長 8.4%,較 2020 年同期 241.75 億元,增加 20.8%。累計,前 7 個月營收金額為 2,928.76 億元,較 2020 年同期 2,422.31 億元,增加 20.91%。

繼續閱讀..

台股本週重量級半導體財報、股東會、除息陸續進行,牽動後續走勢

作者 |發布日期 2021 年 08 月 09 日 12:10 | 分類 IC 設計 , 封裝測試 , 晶圓

本週台股半導體類股的觀察重點,除了重量級台積電與聯發科將公布 7 月財報,足以看出進入第 3 季之後,市場景氣對半導體類股的影響,記憶體大廠華邦電、半導體封測龍頭日月光投控、晶圓代工大廠世界先進也都將在本週召開年度股東會,預計釋出對未來產業景氣發展的看法,牽動類股走勢。記憶體控制 IC 廠商群聯本週除息 23 元、精測也將除息 12 元,填息走勢如何也影響投資人對半導體產業後市的預期,值得關注。

繼續閱讀..

日月光投控 2021 上半年每股 EPS 達 4.37 元,下半年預期逐季成長

作者 |發布日期 2021 年 07 月 29 日 20:10 | 分類 封裝測試 , 會員專區 , 財報

封測龍頭日月光投控 29 日召開線上法說會,並公布 2021 年第二季財報,營收達新台幣 1,269.26 億元,較第一季增加 6%,較 2020年同期也鄒加 18%,毛利率 19.5%,較第一季增加 1.2 個百分點,較 2020 年同期增加 2 個百分點,稅後純益 103.38 億元,較第一季增加 22%,較 2020 年同期增 49%,每股 EPS 來到 2.4 元,為史上單季第三高紀錄。

繼續閱讀..

AMD、高通財測接力報喜,台封測供應鏈吃補

作者 |發布日期 2021 年 07 月 29 日 13:10 | 分類 封裝測試 , 晶圓 , 晶片

美股超級財報周登場,美股多家科技公司接力公布營運成績,處理器大廠超微(AMD)及晶片大廠高通(QCOM)均訂下樂觀的財測目標。法人認為,這意味著大廠看好未來需求,可望釋出更多委外封測訂單機會,有望帶相關供應鏈表現,包括日月光投控、京元電,以及測試介面業者精測、穎崴、旺矽等都是潛在受惠者。 繼續閱讀..

鴻海投資青島新核芯科技,進駐首台封測微影設備預計 10 月試產

作者 |發布日期 2021 年 07 月 27 日 11:41 | 分類 公司治理 , 封裝測試 , 晶圓

鴻海積極布局半導體領域,而鴻海轉投資的中國山東青島新核芯科技鎖定高階封測業務,並於近日宣布進駐首台上海微電子(SMEE)的封裝微影設備;未來此一封測廠將鎖定 5G、人工智慧等高階應用晶片封測需求,預計 10 月試生產,年底量產。

繼續閱讀..

英特爾公布全新節點命名方式,加速部署全新製程與先進封裝

作者 |發布日期 2021 年 07 月 27 日 11:10 | 分類 IC 設計 , 封裝測試 , 晶圓

處理器大廠英特爾(intel)27 日正式首次詳盡揭露製程與封裝技術最新藍圖,並宣布一系列半導體製程節點命名方式,為 2025 年之後產品注入動力。除首次發表全新電晶體架構 RibbonFET 外,尚有稱為 PowerVia 的業界首款背部供電方案。英特爾強調迅速轉往下一世代 EUV 工具的計畫,稱為高數值孔徑(High NA)EUV。英特爾有望獲得業界首款 High NA EUV 量產工具。

繼續閱讀..

首季 EDA 與 IP 銷售金額創 10 年新高,亞太成長最大歸功台積電與三星

作者 |發布日期 2021 年 07 月 26 日 16:50 | 分類 IC 設計 , 封裝測試 , 晶圓

SEMI 國際半導體協會的資料顯示,2021 年第一季,全球半導體電子設計自動化 (EDA) 和 IP 的銷售金額,規模達 31.57 億美元,較 2020 年同期成長 17%,是自 2011 年以來新高。同時 EDA 和 IP 產業領域就業人數更達 49,024 人,較 2020 年同期成長 6.7%。

繼續閱讀..

IME 發表 4 層半導體層 3D 堆疊技術,可提升效能降低成本

作者 |發布日期 2021 年 07 月 20 日 16:10 | 分類 IC 設計 , 封裝測試 , 晶片

半導體製程技術研發愈困難,想精進更先進製程已相當不容易。除了製程微縮這條路,要持續提升半導體晶片效能,3D 堆疊技術也為另一種選擇。外媒《TomsHardware》報導,微電子研究所 (Institute of Microeletronics,IME)研究人員表示達成技術突破,透過多達 4 個半導體層堆疊,提升半導體晶片效能。這技術與傳統的 2D 製造技術相較,不但可節省 50% 成本,還可用於未來及平台整合設計,如 CPU 和 GPU 甚至是記憶體整合,實現新一代 3D 晶片堆疊發展。

繼續閱讀..