處理器大廠英特爾（intel）27 日正式首次詳盡揭露製程與封裝技術最新藍圖，並宣布一系列半導體製程節點命名方式，為 2025 年之後產品注入動力。除首次發表全新電晶體架構 RibbonFET 外，尚有稱為 PowerVia 的業界首款背部供電方案。英特爾強調迅速轉往下一世代 EUV 工具的計畫，稱為高數值孔徑（High NA）EUV。英特爾有望獲得業界首款 High NA EUV 量產工具。
Category Archives: 封裝測試
IME 發表 4 層半導體層 3D 堆疊技術，可提升效能降低成本 |
作者
Atkinson|發布日期
2021 年 07 月 20 日 16:10 |
|
半導體製程技術研發愈困難，想精進更先進製程已相當不容易。除了製程微縮這條路，要持續提升半導體晶片效能，3D 堆疊技術也為另一種選擇。外媒《TomsHardware》報導，微電子研究所 (Institute of Microeletronics，IME）研究人員表示達成技術突破，透過多達 4 個半導體層堆疊，提升半導體晶片效能。這技術與傳統的 2D 製造技術相較，不但可節省 50% 成本，還可用於未來及平台整合設計，如 CPU 和 GPU 甚至是記憶體整合，實現新一代 3D 晶片堆疊發展。
2022 年半導體製造設備將站上千億美元大關，台灣重回市場龍頭 |
|
作者
Atkinson|發布日期
2021 年 07 月 14 日 10:50 |
|
根據 SEMI （國際半導體產業協會） 於 14 日公布的年中整體 OEM 半導體設備預測報告 （Mid-Year Total Semiconductor Equipment Forecast – OEM Perspective） 指出，預估全球半導體製造設備銷售總額 2021 年將成長 34%，來到 953 億美元。另外，在數位轉型的推動下，2022 年半導體設備市場可望再創新高，突破 1,000 億美元大關。
